home *** CD-ROM | disk | FTP | other *** search
/ Acorn Risc Technologies StrongARM CD-ROM / Acorn Risc Technologies StrongARM CD-ROM.iso / ftp / documents / appnotes / 216_230 / 225c / Text
Encoding:
Text File  |  1993-08-11  |  8.8 KB  |  206 lines
  1. -----------------------------------------------------------------------------
  2. 2nd August 1993
  3. -----------------------------------------------------------------------------
  4. Support Group Application Note
  5. Number: 225
  6. Issue:  RISC OS 3.10 power on self test
  7. Author: Peter Dunn
  8. -----------------------------------------------------------------------------
  9.  
  10.  
  11.  
  12. -----------------------------------------------------------------------------
  13. Applicable Hardware: 
  14.  
  15. Related Application Notes:
  16.  
  17.  
  18. -----------------------------------------------------------------------------
  19. Copyright (C) Acorn Computers Limited 1992
  20.  
  21. Every effort has been made to ensure that the information in this leaflet is 
  22. true and correct at the time of printing. However, the products described in
  23. this leaflet are subject to continuous development and improvements and
  24. Acorn Computers Limited reserves the right to change its specifications at
  25. any time. Acorn Computers Limited cannot accept liability for any loss or
  26. damage arising from the use of any information or particulars in this
  27. leaflet. ACORN, ECONET and ARCHIMEDES are trademarks of Acorn Computers
  28. Limited.
  29. -----------------------------------------------------------------------------
  30. Support Group
  31. Acorn Computers Limited
  32. Acorn House
  33. Vision Park
  34. Histon
  35. Cambridge
  36. CB4 4AE                                                  
  37. -----------------------------------------------------------------------------
  38.  
  39. RISC OS power on self test
  40.  
  41.  
  42. RISC OS 3.10 performs a series of tests to the hardware of the system on
  43. power up. This Application note describes those tests and how to interpret
  44. the information provided by them.
  45.  
  46. Applicable Hardware:  Any ARM based system fitted with RISC OS 3.10 (or
  47. above)
  48.  
  49. In a normal power-on self test (POST) sequence,  the  screen  colour  is
  50. first  set  to  purple  to indicate testing has started. The first part of
  51. the test (which performs a brief ROM  and  RAM test  and  initialises  the
  52. IO and Video controllers) passes within less than a second and is not 
  53. easily  visible.  However, certain system failures may cause the machine to
  54. crash or halt during this phase : no further activity  will  occur and  this
  55. may be read as a major failure, probably of the IO system.
  56.  
  57. The screen mode is set up to suit  a  simple  15kHz  monitor (Monitor  0, 
  58. Sync 0) and this will produce a signal unsuitable for VGA or High Resolution
  59. monitors,  resulting  in  an unsynchronised  screen  display.  If a stable
  60. display is not shown on a type 0 monitor, this may indicate either a  video
  61. system  fault or some more fundamental fault which stops the test software
  62. itself from running.
  63.  
  64. If the simple memory test referred to earlier is  passed,  a more extensive
  65. test occurs. During this phase - which is the longest part of the sequence,
  66. taking up to 12 seconds  on  a 16Mbyte  machine  -  the  screen  colour is
  67. changed to blue. Again, the screen display will be unsynchronised on  VGA 
  68. or high resolution monitors.
  69.  
  70. After the main memory test, tests are performed on the video and sound
  71. controller, VIDC. These are again very brief.
  72.  
  73. Finally, the screen colour reverts to purple and a  test  is performed  for 
  74. an ARM 3 processor. This test relies on good RAM, and will not be performed
  75. if a failure has already been detected.  However, an unexpected failure
  76. could leave a purple screen displayed, indicating a major system fault.
  77.  
  78. At the close of the test sequence, the screen colour is  set to red if a
  79. failure has been recorded in the tests. A green screen will be shown if no
  80. faults are detected.
  81.  
  82. The self-test is now complete, and the system will  normally start  RISC 
  83. OS.  This is indicated by a black screen with a memory size message
  84. displayed. Note that the various  power-on  key  combinations  should be
  85. held until this message (or the red screen border resulting  from  a 
  86. 'power-on  delete' operation)  appear;  the  keys will be ignored if
  87. released before the self-test sequence has completed.
  88.  
  89. If a fault has been detected, RISC OS will  not  immediately be  started. 
  90. Instead,  the entire screen will change to red and the LED on the floppy
  91. disc  drive  will  flash.   The  flashing sequence indicates the fault
  92. detected in accordance with the fault codes described later. An 8 digit
  93. hexadecimal  number is  displayed  as  8 groups of 4 flashes, where a long
  94. flash indicates binary '1' and a short flash indicates binary '0'. Thus a
  95. ROM failure (fault code 00000219 on an ARM 3 machine) will be displayed as :
  96.  
  97.  
  98.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  99.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  100.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  101.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  102.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  103.         short short long  short         2 (binary 0 0 0 0 0 0 1 0)
  104.         short short short long          1 (binary 0 0 0 0 0 0 0 1)
  105.         long  short short long          9 (binary 0 0 0 0 1 0 0 1)
  106.  
  107.  
  108. A CMOS RAM failure (fault code 00010000) will be displayed as:
  109.  
  110.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  111.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  112.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  113.         short short short long          0 (binary 0 0 0 0 0 0 0 1)
  114.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  115.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  116.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  117.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  118.         short short short short         0 (binary 0 0 0 0 0 0 0 0)
  119.       
  120. Converting the binary into the hexadecimal number is a straight forward
  121. process if you are used to binary however if you are not used to using
  122. binary then it is best to write out a table and write out the binary numbers
  123. against it. The following table is for fault code 00000219.
  124.  
  125.         128  64  32  16  8   4   2   1    Total       
  126.          0   0   0   0   0   0   0   0      0  
  127.          0   0   0   0   0   0   0   0      0
  128.          0   0   0   0   0   0   0   0      0
  129.          0   0   0   0   0   0   0   0      0
  130.          0   0   0   0   0   0   0   0      0
  131.          0   0   0   0   0   0   1   0      2  (a single 2)
  132.          0   0   0   0   0   0   0   1      1  (a single 1)
  133.          0   0   0   0   1   0   0   1      9  (add the 8 and the 1 to make 9)
  134.  
  135. If a POST interface  box is connected,  an overall PASS/FAIL  message is 
  136. displayed on the LCD with the same result code  this will be either
  137.  
  138.                 PASS :  xxxxxxxx
  139.         or      FAIL :  xxxxxxxx
  140.  
  141. where xxxxxxxx is a bitmap summarising the test results  and other  flags. 
  142. The meaning assigned to these bits is as follows :
  143.  
  144. Status bits
  145.  
  146.     00000001        Self-test due to power-on
  147.     00000002        Self-test due to interface hardware
  148.     00000004        Self-test due to test link
  149.     00000008        Long memory test performed
  150.     00000010        ARM 3 fitted
  151.     00000020        Long memory test disabled
  152.     00000040        PC-style IO world detected
  153.  
  154. Fault bits
  155.  
  156.     00000200        ROM failed checksum test
  157.     00000400        MEMC CAM mapping failed
  158.     00000800        MEMC protection failed
  159.   * 00001000        IOC register test failed  
  160.     00004000        VIDC (Virq interrupt) timing failed 
  161.     00008000        Sound (Sirq interrupt) timing failed
  162.  
  163.   * 00010000        CMOS RAM (clock/calendar chip) unreadable 
  164.     00020000        Ram control line failure 
  165.     00040000        Long RAM test failure
  166.  
  167. Only bits 8 to 31 indicate faults : any of the status bits 0  to  7 may  be 
  168. set  with  a  green  screen  and  the  PASS message displayed.  Bit patterns
  169. not defined above may  be  assigned to future versions of the test software.
  170.  
  171. Test result indicators marked '*' are only used in later versions (RISC OS 3
  172. ROMs).
  173.  
  174. Note that optional video mode enhancers may (due to fault or lack of 
  175. software switching) power up in a mode that provides other than 24MHz to
  176. VIDC. This will result in Sirq and Virq failures (code 0000C00xx) being
  177. reported.
  178.  
  179. In order to avoid this problem, late versions of the POST (version 1.45,  in
  180. RISC OS version 3.10) will disable the VIDC tests (as well as the long 
  181. memory test) if bit 7 of byte &BC in CMOS RAM is set. On earlier POST
  182. versions (1.43, RISC OS 3.00) this bit will disable only the long memory
  183. test. This may be useful to owners of VGA/SVGA  monitors which are
  184. unsynchronised for several seconds at boot time.
  185.  
  186. Additionally there is a piece of hardware called the POST (Power On Self
  187. Test) interface test box. The POST interface connect to any piece of
  188. equipment produced from the A540 onwards and provides meaningful messages on
  189. a display on the POST interface box.
  190.  
  191. The POST interface test box is available from Atomwide for £299.00 + VAT.
  192. Further details can be obtained from Atomwide directly.
  193.  
  194. Atomwide Ltd
  195. 23 The Greenway
  196. Orpington
  197. Kent
  198. BR5 2AY
  199.  
  200. Tel. 0689 838852    
  201. Fax. 0689 896088
  202.  
  203.  
  204.  
  205.  
  206.